数字集成电路设计工程师(2021届校招)
20-30K
数字集成电路设计工程师(2021届校招) 20-30K
杭州
硕士
经验不限
发布于 9月21日
职位描述
电路设计CadenceVerilogCAD通信
岗位描述: 1. 依照产品定义完成芯片的数字模块、数字接口设计。 2. 根据模块规格要求,完成数字电路详细设计,设计文档的撰写,代码设计。 3. 配合SoC架构师完成定义SoC highlevel功能设计和子系统级别的架构设计,SoC子系统的feature开发以及文档编写;RTL coding,SDC,CDC,Lint检查和UPF编写; 4. 配合Flow,DFT和PD工程师完成其工作;配合simulation,emulation工程师完成debug; 5. 协助进行数字电路的仿真、FPGA验证、芯片测试等工作。 6. 负责前端设计工作,包括电路综合、时序检查、形式验证等。 7. 对模块集成、验证、测试和调试提供技术支持。 8. 熟悉片上网络(NoC)者优先。 任职资格: 1. 微电子、电路设计、通信、计算机等相关专业优先,硕士及以上学历; 2. 具有扎实的数字电路理论基础,熟悉数字电路IC设计流程。 3. 掌握Verilog语言,熟悉EDA工具(仿真验证/静态时序分析/形式验证等)。 4. 了解后端和模拟电路流程,有物理实现和模块电路的技术基础。 5. 熟悉数字IC设计流程,熟练掌握Synopsys或Cadence EDA工具。 6. 对通信协议和标准有一定的了解者优先。 7. 有数字验证,DFT或数字后端设计经验者优先。 8. 工作认真、积极主动、严谨、敬业、具备团队精神。
工作地址
杭州市余杭区中国人工智能小镇